存儲(chǔ)器配置 ? 5 1 通道 12-bit ADC.

OTP ROM：1K * 16 bits. 5 個(gè)外部 ADC 輸入

RAM：64 * 8 bits. 1 個(gè)內(nèi)部電壓測(cè)量

內(nèi)部 AD 參考電壓（VDD，4V，3V，2V）

? 4 層堆棧緩存器

? 2 個(gè) 8-bit 定時(shí)/計(jì)數(shù)器

? I/O 引腳配置 TC0：自動(dòng)裝載定時(shí)/計(jì)數(shù)器/PWM0/Buzzer 輸出。

雙向輸入輸出：P0，P4，P5。 TC1：自動(dòng)裝載定時(shí)/計(jì)數(shù)器/PWM1/Buzzer 輸出。

單向輸入：P0.4 和復(fù)位引腳共享。

具有喚醒功能的引腳：P0 的電平變換。 ? 內(nèi)置看門(mén)狗定時(shí)器和內(nèi)部低速 RC 時(shí)鐘源

上拉電阻：P0，P4，P5。 （16KHz @3V，32KHz @5V）

外部中斷觸發(fā)邊沿：

P0.0 由 PEDGE 寄存器控制。 ? 雙重系統(tǒng)時(shí)鐘

P0.1 只由下降沿觸發(fā)。 外部高速時(shí)鐘：RC，較大 10MHz。

外部高速時(shí)鐘：晶振，較大 16MHz。

? 3 層 LVD 內(nèi)部高速時(shí)鐘：RC，較大 16MHz。

復(fù)位系統(tǒng)和電源監(jiān)控器 內(nèi)部低速時(shí)鐘：RC 16KHz(3V)，32KHz(5V)。.

? 5 個(gè)中斷源 ? 操作模式

3 個(gè)內(nèi)部中斷源：TC0，TC1，ADC。 普通模式：高低速時(shí)鐘同時(shí)運(yùn)行。

2 個(gè)外部中斷源：INT0，INT1。 低速模式：僅低速時(shí)鐘運(yùn)行。

睡眠模式：高低速時(shí)鐘都停止運(yùn)行。

? 功能強(qiáng)大的指令集 綠色模式：由 TC0 定時(shí)器周期性的喚醒。

每個(gè)指令周期一個(gè)時(shí)鐘周期（1T）

大多數(shù)指令的執(zhí)行時(shí)間均為一個(gè)指令周期。 ? 封裝（支持的芯片格式）

JMP 指令可直接尋址整個(gè) ROM 區(qū)。 P-DIP 14 pins

CALL 指令可直接尋址整個(gè) ROM 區(qū)。 SOP 14 pins

查表功能（MOVC）可直接尋址整個(gè) ROM 區(qū)。 SSOP 16 pins